プロフィール
Author:imagesensor
イメージセンサブログへようこそ!
お問い合わせは
imagesensorblog@gmail.com
までお願いいたします。
最新記事
- 当ブログ(一時)閉鎖のお知らせ (01/22)
- 【IEDM】NECエレ,RTN分析の続報 - トラップの分布を推測 (01/17)
- 新たなチャレンジをしたい!2011年は3Dでソニーイズムを全開 (01/17)
- カシオEX-ZR10の「HDRアート」を試す (01/17)
- (スライド)イメージセンサの基礎 (01/15)
- セミナー「CMOS,CCDイメージ・センサの基礎と応用」 (01/15)
- 【CES】コダックが裏面照射型CMOSセンサーの30倍ズーム機などを展示 (01/12)
- ソニー、CMOSイメージセンサの生産能力倍増を計画 (01/12)
- 東芝、システムLSI事業を再編 (01/12)
- Panasonic Releases New 3D Image Sensor for Gesture Based Applications (12/01)
最新コメント
月別アーカイブ
カテゴリ
スポンサーサイト --.--.--
IEDM2009 Sony paper 2009.12.14
0.9um Pitch Pixel CMOS Image Sensor Design Methodology
K. Itonaga, et al. Sony Corporation
"We demonstrated the first ever 0.9um pitch pixel CMOS image sensor (CIS), and revealed the problems that are likely to be encountered in future device structures. We developed a set of guidelines for the design of high quantum efficiency (QE) CISs, and verified their validity by comparing the image quality of 0.9, 1.12, 1.4 and 1.75um CISs. in addition, we proposed a simple methodology to optimize more complicated submicron pitch CIS structures."
μレンズ形状、メタル開口、stack height等のパラメータを用いて光学simulationを行いガイドラインを作成、実際にデバイスを作成して(0.9, 1.12, 1.4 及び 1.75um画素。すべてFSI。FEOLは0.18umプロセス、BEOLはCu 65nmプロセス)その手法の有効性を確認した、との内容です(1.1um画素はOK。0.9um画素はQEの条件を満たさず)。
他社の方ともディスカッションをしましたが、BEOLに65nmプロセスを使い、又、stack heightが充分低ければFSIでもそこそこの画質の(SNR10〜100Lux)1.1〜1.2nm画素デバイスは可能な印象を受けました(暗電流、read noise等も考慮して)。